官方微博
关注微信公众号 关注微信公众号

当前位置: 鲁11选五走势图 > 位置差 >

会导致脉宽发生变化或不能产生具有稳定宽度

2018-05-09 13:26 - 织梦58 - 查看:
本文次要引见了增量式编码器接口电路的设想与实现。一个基于FPGA的简单且精度高的接口电路,其布局简单、机能靠得

  本文次要引见了增量式编码器接口电路的设想与实现。一个基于FPGA的简单且精度高的接口电路,其布局简单、机能靠得住。具有滤波、硬件辨向、4倍频计数和数据锁存等功能。计数成果以并口输出,可与PC机、ARM或FPGA等部件进行并行通信。同时在并口之前,用锁存电路来消弭硬件电路延时所可能惹起韵计数错误,减轻了后续微机的承担,可提高被控对象的丈量和节制精度。

  光电编码器在现代电机节制系统中常用以检测转子的位置与速度,是通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的高精度角位置丈量传感器。因为其具有分辩率高、响应速度快、体积小、输出不变等特点,被普遍使用于电机伺服节制系统中。

  编码器按信号输出形式分为绝对式编码器和增量式编码器。绝对式光电编码器具有输出数字量可与PC机、ARM或FPGA等器件间接接口,无累积误差等长处,但价钱高、制造工艺复杂,不宜实现小型化。增量式光电编码器不具有计数和接口电路,一般输出A、B、Z脉冲信号,价钱较低,在现实工程中比力常用。

  文中设想了一个基于FPGA的简单且精度高的接口电路,其布局简单、机能靠得住。具有滤波、硬件辨向、4倍频计数和数据锁存等功能。计数成果以并口输出,可与PC机、ARM或FPGA等部件进行并行通信。同时在并口之前,用锁存电路来消弭硬件电路延时所可能惹起韵计数错误,减轻了后续微机的承担,可提高被控对象的丈量和节制精度。

  增量式光电编码器现实是一种扭转式角位移检测安装,它按照轴所转过的角度,输出一系列脉冲,能将机械转角变换成电脉冲,输出信号如图1所示。A、B两相信号是相位相差90的正交方波脉冲串,每个脉冲代表被测对象扭转了必然的角度,A、B之间的相位关系则反映了被测对象的扭转标的目的,即当A相超前B相,动弹标的目的为正转;当B相超前A相,动弹标的目的为反转。Z信号是一个代表零位的脉冲信号,可用于调零、对位和重置计数器。

  对于每个确定的编码器,每转过固定角位移,就对应一个脉冲信号,故其量化误差为/2。若将A或B信号4倍频,则在此角位移内,就会发生4个脉冲信号,其量化误差下降为0/8,光电编码器的角位移丈量精度提高4倍。因为伺服系统中编码器的转速具有不成预见性,形成脉冲周期r具有不确定的特点,从而无法利用锁相环等常用倍频方案。由图1可知,在脉冲周期内,A、B两相信号共发生4次变化,虽然T不确定,但因为A、B两相方波信号之间相位关系确定,使这4次变化在相位上平均分布。若是操纵这4次变化发生4倍频信号,则能够实现光电编码器丈量精度的提高。

  光电编码器的靠得住性与精度间接决定了节制系统的靠得住性与节制精度。节制系统精度不会高于检测元件的精度,也就是说检测元件的误差是决定节制系统稳态误差的环节,这种误差也是节制系统无法降服的。因而,选择和设想高精度的光电编码器虽然主要,但后续电路对光电编码器输出脉冲的处置精度也不容轻忽。因而,一方面要选择精度高的光电编码器;另一方面要注重对光电编码器输出脉冲的处置,保守的处置方式有3种:(1)通过74LS193、74LS171、RC等搭建一个硬件电路实现脉冲的倍频和鉴相的判断。(2)间接将光电编码器的A、B信号送至微处置器,进行纯软件的倍频和鉴相的判别。(3)通过硬件电路和软件连系的方式进行光电编码器脉冲的处置,一般是指上述两种方式的连系。

  对以上3种计数方式进行阐发可知,用纯软件计数虽然电路简单,可是计数速度慢,微处置器工作量大,难以满足及时性要求,想获得更高的目标,只能不竭地改换高机能微处置器,并且因为光电编码器的转速具有不成预见性,采用锁相环进行倍频的话会形成数据的不切确;而纯硬件电路体积大且不变性、靠得住性差、调试烦琐,并且当电阻、电容等组件参数变化时,会导致脉宽发生变化或不克不及发生具有不变宽度

  的脉冲。此外,RC电路抗干扰能力差,反馈部门易受外界干扰,在现实使用中会呈现丢失脉冲现象,以致影响节制系统的精度和靠得住性。

  对于滤波、延时的处置方式良多,如微分型电路其信噪比小、抗干扰性差,积分型电路能够提高信噪比,但和微分型电路一样出缺点:当输入信号频次高时,电容充放电不及时,导致输出信号严峻变形;对于各路倍频电路来说,电阻和电容的参数不成能完全分歧,所以倍频后的各路脉冲宽度不等,并且宽度的调理也比力坚苦。设想采用的数字型延时电路能够很好地降服以上延时电路的错误谬误,延时的时间和各路倍频的脉冲宽度由时钟节制,倍频后的脉冲宽度平均分歧。

  使用FPGA实现4倍频、鉴相电路,采用全数字反馈电路的设想方式,因为倍频、鉴相电路设想在统一芯片上,一方面,FPGA门电路高数量较大,时钟频次可达上百MHz的可编程逻辑器件,能够把他设想成所需的各类逻辑器件,可并行处置多项使命。因而处置速度比单片机或DSP快得多;另一方面,芯片内部的门电路、触发器的参数特征完全分歧,能包管在不异转速下4倍频脉冲信号的周期连结分歧。作为板级芯片,电路做在芯片内部,其抗干扰能力比分手器件有很大提高。同时,因为现场可编程,能够便利地实现对电路的从头设想或点窜,加强了系统的矫捷性、通用性和靠得住性。

  用VerilogHDL言语完成电路描述,各功能模块使用道理图体例进行描述,芯片采用Ahera公司Cyclone系列的EP1C12Q240C8N。在Quart-usII10.0情况下进行功能和时序仿线所示,A、B即为差分整形电路的输出,当A相超前B相时,输出正向4倍频脉冲,OA[7..0]为编码器正转时4倍频脉冲个数;反之,输出反向4倍频脉冲,OB[7..0]为反转时4倍频脉冲个数。操纵OA[7..0]与OB[7..0]能够便利地实现编码器的可逆计数。

  设想了增量式光电编码器的一种简单且高精度的鉴相、计数和接口电路,可按照光电编码器的转向进行递增或递减计数,并可与PC机、DSP、ARM等器件间接进行并行通信。尝试成果验证了设想的准确性。能够看出,操纵FPGA设想光电编码器信号处置模块,无论是设想过程,仍是电路布局、都变得愈加简练。别的,在使用中留意FPGA的时钟周期应小于编码器脉冲的1/4,凡是FPGA的时钟已远远小于编码器脉冲周期,故在FPGA中进行处置与计数是没问题的。

  文中FPGA实现的编码器倍频、鉴相电路,曾经在激光跟踪系统的项目中获得验证,在系统中具有发抖及毛刺等干扰的环境下,仍能获得不变靠得住的丈量成果,而且可按照需要,肆意改变参数以达到目标,这瞄准确和合理地利用编码器,提高功能效益,从而在数控及机械人的死轮回位置和速度节制系统中,提高位置调理精度、扩大速度调理范畴,都有优良的结果,是一种提高编码器分辩率、实现角位移或转速丈量的优选电路。众购彩票现金吉利彩票注册网址彩票送彩金